# (19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

## (11)特許出願公開番号

# 特開平11-214432

(43)公開日 平成11年(1999)8月6日

(51) Int.Cl. <sup>6</sup>		-
HOIL	21/60	

裁別記号 311

FΙ H 0 1 L 21/60

311Q 311S

## 審査請求 未請求 請求項の数12 OL (全 6 頁)


(21)出顯番号	特願平10-15491	(71) 出願人	000001960 シチズン時計株式会社:	
(22) 出願日	平成10年(1998) 1 月28日	(72)発明者	東京都新省区西新省 2 丁目 1 番 1 号 小村 教 埼玉県所沢市大字下富字武野840番地 チズン時計株式会社技術研究所内	シ

### (54) 【発明の名称】 半導体装置およびスペーサ形成方法

#### (57)【要約】

【課題】 実装パッドと突起電極との位置ズレが発生し ても半導体チップと配線基板との間隔を一定に保つこと が可能な接続ができる。

【解決手段】 配線基板5上に半導体チップ1を突起電 極2を介して接続する半導体装置において、最低3箇所 に他の突起電極2の高さと同じあるいはそれよりも低い スペーサ3を形成し、その他の突起電極2のみ電気的な 接続をおこなう半導体装置およびスペーサ形成方法。



【特許請求の範囲】

【請求項1】 配線基板上に半導体チップを突起電極を 介して接続する半導体装置において、最低3箇所に他の 突起電極の高さと同じあるいはそれよりも低いスペーサ を形成し、その他の突起電極のみ電気的な接続を行うこ とを特徴とする半導体装置。

【請求項2】 請求項1記載の半導体装置において、ス ベーサの材料が他の突起電極よりも高融点金属であるこ とを特徴とした半導体装置。

【請求項3】 請求項1記載の半導体装置において、ス 10 ペーサの材料が樹脂材料であることを特徴とした半導体 装置。

【請求項4】 請求項1記載の半導体装置において、ス ペーサが前記の半導体チップの内部素子形成回路領域以 外に配置することを特徴とした半導体装置

【請求項5】 請求項1記載の半導体装置において、前 記半導体チップを搭載する配線基板に前記の半導体チッ プのスペーサに対応する電極を形成することを特徴とし か半導体装置。

介して接続する半導体装置において、配線基板上に最低 3箇所に半導体チップに形成している突起電極の高さと 同じあるいはそれよりも低いスペーサを形成し、前記の 半導体チップの突起電極のみ電気的な接続を行うことを 特徴とする半導体装置。

【請求項7】 請求項6記載の半導体装置において、配 線基板に形成するスペーサの材料が半導体チップに形成 する突起電極よりも高融点金属であることを特徴とした 半導体装置。

【請求項8】 請求項6記載の半導体装置において、配 30 線基板に形成するスペーサの材料が樹脂材料であること を特徴とした半導体装置。

【請求項9】 請求項6記載の半導体装置において、配 線基板に形成するスペーサ配置が前記の半導体チップを 配線基板に搭載した際に前記の半導体チップの内部素子 形成回路領域以外に配置することを特徴とした半導体装

【請求項10】 請求項6記載の半導体装置において、 前記半導体チップに配線基板のスペーサに対応する電極 を形成することを特徴とした半導体装置。

【請求項11】 半導体チップのパッドを形成していな い領域に他の電極と電気的に接続していない単独な電極 を形成する工程と他の電極と電気的に接続していない単 独な電極に他の電極に形成する突起電極より高融点金属 のスペーサを形成する工程とを有することを特徴とした スペーサ形成方法。

【請求項12】 半導体チップのパッドを形成していな い領域に他の電極と電気的に接続していない単独な電極 を形成する工程と他の電極と電気的に接続していない単 独な電極に樹脂のスペーサを形成する工程とを有するこ 50 入することにより発生する接続部への応力が集中し、半

とを特徴としたスペーサ形成方法 【発明の詳細な説明】

[0001]

などがあげられる.

【発明の属する技術分野】本発明は、半導体チップと配 線基板との接続の係わり、とくに半導体チップと配線基 板との接続にハンダを使ったフリップチップ実装を用い て、半導体チップの電極と配線基板の実装パッドとの接 続を行う半導体装置に関する。

[0002] 【従来の技術】従来技術のフリップチップ実装を用いた 半導体装置において、半導体チップと配線基板とを接続 するときに、半導体チップと配線基板との接続したとき の間隔寸法を均一に保つために、スペーサを用いた半導 体装置として、たとえば特開平7-226422号公報

【0003】従来のスペーサを形成しフリップチップ実 装を用いた半導体装置の構造について図13、図14を 用いて説明する。

【0004】図13および図14は上記特開平7-22 【請求項6】 配線基板上に半導体チップを突起電極を 20 6422号公報に開示された半導体装置を示す断面図で ある。図13の構造について説明する。半導体チップ2 1上には、所定の温度で溶融する突起電極22とスペー サ23とが形成されていて、スペーサ23の先端にスペ ーサ23よりも径の小さな小空起26が形成されてい る。配線基板25には半導体チップ21の突起電板22 の配置に対応するようにパッド部24が形成され、スペ ーサ23の小突起26の配置に対応するように貫通穴2 7が形成れている。半導体チップ21と配線基板25と は、半導体チップ21に形成した突起電極22で電気的

接続を行い、スペーサ23の小突起26は配線基板25 の貫通穴27に挿入され、半導体チップ21と配線基板 25とが位置決めされている。

【0005】図14の構造について説明する。半導体チ ップ21上には、所定の温度で溶融する突起電極22と スペーサ23が形成されている。配線基板25には半導 体チップ21の突起電極22の配置に対応するようにパ ッド部24が形成され、スペーサ23の位置を規制する ための段差28が形成されている。半導体チップ21と 配線基板25とは半導体チップ21に形成した突起電極

40 22で電気的接続を行い、スペーサ23は配線基板25 の段差28に対して側面で当接され、半導体チップ21 と配線基板25とが位置決めされている。

[0006]

【発明が解決しようとする課題】しかしながら、配線基 板に穴あるいは段差を設け、半導体チップ側に形成した スペーサの位置決めを行う場合、配線基板の電極パッド と穴あるいは段差との位置ズレが発生した場合、突起電 極と電極バッドとが図15のように斜めの接合してしま う。これによって、温度サイクル試験等の環境試験に投 導体装置の熱疲労寿命が低下してしまう。また、位置ズ レが接続許容範囲を超えた場合、突起電極と電極バッド とが接続できないことが発生する。

【0007】(発明の目的)本発明の目的は、上記の課 題を解決して、実装パッドと突起電極との位置ズレが発 生しても半導体チップと配線基板との間隔を一定に保つ ことが可能な半導体半導体装置およびスペーサの形成方 法を提供することにある。

### [0008]

ために、本発明の半導体装置の構造およびスペーサの製 造方法は、下記記載の構成を採用する。

【0009】本発明の1つの半導体装置は、配線基板上 に半導体チップを突起電極を介して接続する半導体装置 において、最低3箇所に他の突起電極の高さと同じある いはそれよりも低いスペーサを形成し、その他の突起電 極のみ電気的な接続を行うことを特徴としたものであ

【0010】本発明のもう1つの半導体装置は、配線基 板上に半導体チップを突起電極を介して接続する半導体 20 装置において、配線基板上に最低3箇所に半導体チップ に形成している突起電極の高さと同じあるいはそれより も低いスペーサを形成し、の半導体チップの突起電極の み電気的な接続を行うことを特徴としたものである。

#### [0011]

【発明の実施の形態】以下、図面を用いて本発明の第1 の実施形態における半導体装置の構成の説明を行う。本 発明の第1の実施形態については図1~図3を用いて構 造を説明する。図1は本発明の第1の実施形態における 半導体装置の断面図、図2は半導体チップ1の電極側の 30 る。 平面図、図3は配線基板の半導体チップ実装側の平面図 である。

【0012】半導体チップ1は図2を用いて説明する。 Si上に電子回路を形成し、その回路の外部端子として A 1 などで電極が形成されている。電極の上に配線基板 5の電極パッド6との電気的接続を行うためにSnとP bとの比率が6:4の組成のハンダで突起電極1を形成 している.

【0013】スペーサ3については突起電極2よりも高 融点金属である55n/95Pb高融点ハンダあるいは 40 実装側の平面図である。 線膨張係数が20~30ppm/℃の樹脂材料などを用 いている。

【0014】半導体チップ1の突起電極2とスペーサ3 以外の部分はSiN等の無機膜かの無機膜にさらにその 上にポリイミド等の有機膜による保護膜で覆われ、外部 とは電気的に絶縁されている。

【0015】配線基板5は図3を用いて説明する。配線 基板が樹脂基板の場合には基材にはガラスエポキシ、B Tレジンやポリイミドなどを用い、セラミック基板に場 合にはアルミナなどを用いている。配線基板5のパッド 50 形成されている。

4 部4は半導体チップ1に形成している突起電極2の配置 に対応するように形成している。

【0016】パッド部4は、半導体チップ1の共晶ハン ダで形成した突起電極2が充分に濡れ、かつ充分な密着 強度を確保するために、Cu上にAu/Niメッキを施 している。それぞれ金属層の厚さはNi層の厚さが3~ 5μm、Au層の厚さは0.02~0.05μmで形成 している。

【0017】スペーサ用パッド部7は、突起電極2とス 【課題を解決するための手段】前述した目的を達成する 10 ペーサ3との高さの設定により2種類考えられる。多く の場合、スペーサ用パッド部7を図4(1)あるいは (2)のように形成する。この場合は、突起電極2とス ペーサ3との高さを同じにする。しかし、突起電極2と スペーサ3との間隔が狭い場合や配線基板5の配線の引 き回しによってソルダーレジスト6に開口できない場合 には、図5のようにスペーサのパッド部を形成する。そ の場合、半導体チップ1のスペーサ3高さは突起電極2 の高さよりもソルダーレジスト6の厚さ分だけ低く設定 する必要になる。

【0018】配線基板5は、上記のパッド部4とスペー サ用パッド部7以外部分はソルダーレジスト6で覆われ ている。

【0019】半導体装置については上記の半導体チップ 1と、配線基板5を含め図1を用いて説明する。半導体 チップ1トの各突起電極2と配線基板5トのパッド部4 との電気的接続は突起電極2のハンダを溶離し、突起電 極2とパッド部4との接続する。その際の半導体チップ 1と配線基板5と間隔はスペーサ3の高さにより決ま り、また、傾くことなく常に安定した実装が可能にな

【0020】半導体チップ1と配線基板5との間には接 続部の信頼性向上および半導体チップ 1 および配線基板 5に形成されている回路の保護のために封止樹脂8で封 止している。封止樹脂8には熱硬化性のエポキシ系樹脂 を使用している。

【0021】本発明の第2の実施形態については図6~ 図8を用いて構造を説明する。図6は本発明の第2の実 施形態における半導体装置の断面図、図7は半導体チッ プ1の電極側の平面図、図3は配線基板の半導体チップ

【0022】半導体チップ1は図7を用いて説明する。 Si上に電子回路を形成し、その回路の外部端子として A 1 などで電極が形成されている。電極の上に配線基板 5の電極パッド6との電気的接続を行うためにSnとP bとの比率が6:4の組成のハンダで突起電極1を形成 している。

【0023】スペーサ用パッド部11についてはICの 電極や配線と同じ材料であるA1や突起電極を形成する 際のバリアメタル層の最上層にあたるCuやAuなどで

【0024】半導体チップ1の突起電極2とスペーサ用 パッド部11以外の部分はSiN等の無機膜か前記の無 機膜にさらにその上にポリイミド等の有機膜による保護 膜で覆われ、外部とは電気的に絶縁されている。

【0025】配線基板5は図8を用いて説明する。配線 基板の基材にはガラスエポキシや、BTレジンや、ポリ イミドなどを用いている。配線基板5のパッド部4は半 導体チップ1に形成している突起電極2の配置に対応す るように形成している。

【0026】パッド部4は、半導体チップ1の共晶ハン ダで形成した突起電極2が充分に濡れ、かつ充分な密着 強度を確保するために、Cu上にAu/Niメッキを施 している。各金属層の厚さはNi層の厚さが3~5μ m、Au層の厚さは0.02~0、05 μmで形成して いる。

【0027】スペーサ10は、突起電極2よりも高融点 金属である、58n/95Pb高融点ハンダあるいは線 勝場係数が20~30ppm/℃の樹脂材料などを用い

【0028】スペーサ10の高さの設定については第1 20 トを供給したり、または高粘度のフラックスを電極14 の実施形態と同じで、スペーサ用バッド部11の構造に よって高さを突起電極2と同じあるいは突起電極2より も低く形成する。

【0029】配線基板5は、上記のパッド部4とスペー サ10以外部分はソルダーレジスト6で覆われている。 【0030】半導体装置については上記の半導体チップ 1と、配線基板5を含め図6を用いて説明する。半導体 チップ1上の各突起電極2と配線基板5上のバッド部4 との電気的接続は突起電極2のハンダを溶融し、突起電 極2とパッド部4とを接続する、その際の半進体チップ 30 1と配線基板5と間隔はスペーサ10の高さにより決ま り、また、傾くことなく常に安定した実装が可能にな

【0031】半導体チップ1と配線基板5との間には接 続部の信頼性向上および半導体チップ 1 および配線基板 5に形成されている回路の保護のために封止樹脂8で封 止している。封止樹脂8には熱硬化性のエボキシ系樹脂 を使用している。

【0032】第1実輸形態に用いたスペーサの形成方法 について説明する。図9~図12の図面を用いて説明す 40 の平面図である る。

【0033】図9は半導体チップ1の断面図である。S i 12上に電子回路を形成し、その回路の外部端子とし てA1などで電極13が形成されている。電極14以外 の部分はSiN等の無機膜か前記の無機膜にさらにその 上にポリイミド等の有機膜による保護膜14で覆われ、 外部とは電気的に絶縁されている。

【0034】半導体チップ上の全面にA1、Cr、Cu の順にあるいは蒸着あるいはスパッタリングで形成す る。さらに、全面にレジストを形成しフォトリソグラフ 50 の平面図である

ィにより、電極14および半導体パッドが形成されてい ない領域に単独なスペーサ用の電極15を形成する位置 の以外のレジストを除去し、レジストをマスクにしてス パッタリング法によるドライエッチングして除去した 後、さらにレジストをレジスト剥離液で、除去すること で、図10のように電板14およびスペーサ用電極15 を形成する。

【0035】図11はスペーサを形成した状態を表す。 高融点金属である5Sn/95Pb高融点ハンダのスペ ーサを形成する場合は、レジストを全面に塗布しスペー サ用電板15のみ開口させ、無電解ハンダメッキによっ て5Sn/95Pb高融点ハンダのスペーサ15を形成 し、レジストを剥離する。

【0036】樹脂のスペーサを形成する場合は、スクリ ーン印刷法によって、スペーサ用電極15のみ設定した 高さの熱硬化型樹脂で形成した後硬化させ、スペーサを 形成する。

【0037】その後に図12が示すように、空紀電極2 を形成するためにスクリーン印刷法で共晶ハンダペース

のみに塗布したのち転写法で共晶ハンダボールを供給 し、リフロー炉などで共晶ハンダが溶融する温度まで加 熱し、電極14上に共晶ハンダの突起電極2形成する。

【0038】つぎに第2の実施形態に用いたスペーサの 形成方法についても第1の実施形態の用いた形成方法ス ペーサを形成する。

[0039]

【発明の効果】以上説明したように、配線基板上に半導 体チップを突起電極を介して接続する半導体装置におい て、最低3箇所に他の突起電極の高さと同じあるいはそ れよりも低いスペーサを形成し、突起電極のみ接続を行 なっている。このことによって、実装パッドと突起電極 との位置ズレが発生してもスペーサによって、突起電極 と電極バッドとが斜めに接合することがなくなる。この

【図面の簡単な説明】

【図1】本発明の第1の実施形態における半導体装置を 示す断面図である。

ことにより、半導体装置が熱疲労寿命が安定する。

【図2】本発明の第1の実施形態における半導体チップ

【図3】本発明の第1の実施形態における配線基板の平 面図である。

【図4】本発明の第1の実施形態における配線基板のス ペーサ用のパッド部の断面図である。

【図5】本発明の第1の実施形態における配線基板のス ペーサ用のパッド部の断面図である。

【図6】本発明の第2の実施形態における半導体装置を 示す断面図である。

【図7】本発明の第2の実施形態における半導体チップ

7 【図8】本発明の第2の実施形態における配線基板の平 面図である。

【図9】本発明の第1の実施形態のスペーサの形成方法 における半導体チップ断面図である

【図10】本発明の第1の実施形態のスペーサの形成方法における半導体チップにスペーサ用電極を形成した状態を示す衡面図である。

【図11】本発明の第1の実施形態のスペーサの形成方法における半導体チップにスペーサを形成した状態を示す断面図である。

【図12】本発明の第1の実施形態のスペーサの形成方法における半導体チップに突起電極を形成した状態を示す断面図である。

【図13】従来技術における半導体装置を示す断面図で

ある

【図14】従来技術における半導体装置を示す断面図で ある

【図15】従来技術における半導体装置の接続部を示す 断面図である

【符号の説明】

1 半導体チップ

2 突起電極
3 スペーサ


) 4 パッド部


5 配線基板6 ソルダーレジスト

7 スペーサパッド部

8 封止樹脂

[図1] [図2] [図5]





DERWENT-ACC-NO: 1999-500133

DERWENT-WEEK: 199951

COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE: Wiring board structure for mounting semiconductor device e.g. chip - has spacers with height smaller that of bump electrodes used for electrically connecting device to wiring board, on both ends of chip.

PATENT-ASSIGNEE: CITIZEN WATCH CO LTD[CITL]

PRIORITY-DATA: 1998JP-0015491 (January 28, 1998)

PATENT-FAMILY:

PUB-NO PUB-DATE LANGUAGE PAGES MAIN-IPC

JP 11214432 A August 6, 1999 N/A

APPLICATION-DATA:

PUB-NO APPL-DESCRIPTOR APPL-NO

APPL-DATE
JP 11214432A N/A 1998JP-0015491

January 28, 1998

INT-CL (IPC): H01L021/60

ABSTRACTED-PUB-NO: JP 11214432A
BASIC-ABSTRACT: NOVELTY - The semiconductor chip (1) is provided with identical bump electrodes (2) using which the chip is electrically connected to the wiring board (5). Spacers (3) with height smaller than that of the bump electrodes are provided on both ends of the chip. The spacers are made of same refractory metals as that used for making the bump electrodes. DETALLED DESCRIPTION - AN INDEPENDENT CLAIM is also included for

DESCRIPTION - An INDEPENDENT CLAIM is also included for spacer formation method.

USE - For mounting semiconductor devices such as chip in electronic machines.

ADVANTAGE - Since spacers are provided on both ends of the chip while mounting the chip onto the wiring board, even when a positional offset occurs between the mounting pad and bump electrode, the space between the semiconductor chip and wiring board is uniform. Stabilizes the device by providing thermal fatigue durability. DESCRIPTION OF DRAWING(S) - The figure shows the sectional view of the semiconductor device. (1) Semiconductor chip; (2) Bump electrode; (3) Spacer; (5) Wiring board.

CHOSEN-DRAWING: Dwg.1/15

TITLE-TERMS:

WIRE BOARD STRUCTURE MOUNT SEMICONDUCTOR DEVICE CHIP SPACE HEIGHT SMALLER BUMP ELECTRODE ELECTRODE ELECTRODE CONNECT DEVICE WIRE BOARD END CHIP

DERWENT-CLASS: U14 V04

EPI-CODES: U14-H03B; V04-Q05;

SECONDARY-ACC-NO:

Non-CPI Secondary Accession Numbers: N1999-373291